DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

03027022

Image available

MANUFACTURE OF TFT PANEL

PUB. NO.:

02-002522 [JP 2002522 A]

PUBLISHED:

January 08, 1990 (19900108)

INVENTOR(s): MATSUMOTO HIROSHI

APPLICANT(s): CASIO COMPUT CO LTD [350750] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

63-146881 [JP 88146881]

FILED:

June 16, 1988 (19880616)

INTL CLASS:

[5] G02F-001/136; H01L-021/82; H01L-027/12; H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS --

Glass Conductors)

JOURNAL: Section: P, Section No. 1021, Vol. 14, No. 136, Pg. 124,

March 14, 1990 (19900314)

ABSTRACT

PURPOSE: To obtain a thin film transistor(TFT) panel which has no TFT entering an invariably driven state by connecting a picture element electrode not to a TFT where the drain and source electrodes or gate and source electrodes are short-circuited, but to only a TFT which has no short

CONSTITUTION: Plural TFTs T are formed on a substrate surface corresponding to the formation positions of a respective picture elements, and an insulating film which covers data lines DL and gate lines GL connecting with the drain electrodes D and gate electrodes G of the respective TFTs while the picture element electrode connection parts Sa of the source electrodes 5 of the TFTs T are exposed is formed on the substrate surface. of the substrate is etched Then the transistor formation area electrolytically to remove the picture element electrode connection part of the TFT T whose source electrode 5 is short-circuited to the drain electrode D or gate electrode G and then the end part of the picture element electrode is formed overlapping with the picture element electrode connection part Sa of each TFT. Consequently, the TFT panel which does not include the TFT entering the invariably driven state is obtained.

DIALOG(R)File 352:Derwent WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

008161733

Image available

WPI Acc No: 1990-048734/199007

Mfg. active matrix LCD element thin film transistor panel - connecting picture element electrode to thin film transistor without short circuit NoAbstract Dwg 1f-2/4

Patent Assignee: CASIO COMPUTER CO LTD (CASK)

Number of Countries: 001 Number of Patents: 002

Patent Family:

Patent No

Kind

Date Applicat No Kind

Date Week

JP 2002522

Α

19900108 JP 88146881

Α 19880616

199007 B

JP 95111522

B2 19951129 JP 88146881

19880616 Α

199601

Priority Applications (No Type Date): JP 88146881 A 19880616

Patent Details:

Patent No Kind Lan Pg

Main IPC

Filing Notes

JP 2002522 JP 95111522

Α

B2

7 G02F-001/136 Based on patent JP 2002522

Title Terms: MANUFACTURE; ACTIVE; MATRIX; LCD; ELEMENT; PANEL; THIN; FILM;

TRANSISTOR; CONNECT; PICTURE; ELEMENT; ELECTRODE; THIN; FILM;

TRANSISTOR; SHORT; CIRCUIT; NOABSTRACT

Index Terms/Additional Words: LIQUID; CRYSTAL; DISPLAY

Derwent Class: L03; P81; U12; U14

International Patent Class (Main): G02F-001/136

International Patent Class (Additional): G02F-001/13; H01L-021/82;

H01L-027/12; H01L-029/78; H01L-029/786

File Segment: CPI; EPI; EngPI

平2-2522 @公開特許公報(A)

filnt Cl. 5

庁内整理番号

@公開 平成2年(1990)1月8日

G 02 F 1/136 21/82 H 01 L 27/12 29/784 識別記号 500

7370-2H

7514-5F A

> 8526-5F 8624-5F

21/82 H 01 L 29/78

R 3 1 1 Α

審査請求 未請求 請求項の数 1 (全7頁)

TFTパネルの製造方法 60発明の名称

> ②特 頭 昭63-146881

頭 昭63(1988)6月16日 22出

松 本 明 者 個発

東京都八王子市石川町2951番地の5 カシオ計算機株式会 広

补八王子研究所内

カシオ計算機株式会社 の出

東京都新宿区西新宿2丁目6番1号

弁理士 鈴江 武彦 理 分段 人

外2名

朝

1. 発明の名称

TPTパネルの製造方法

2. 特許請求の範囲

基板面に西素電極を駆動する薄膜トランジスタ を各面無量板ごとに複数個ずつ配投し、この各薄 膜トランジスタのソース電極に画索電極を接続し たTFTパネルを製造する方法において、基板面 に各国素電極の形成位置にそれぞれ対応させて提 数個ずつの薄膜トラングスタを形成した後、前記 茲板面に、各意膜トランジスタとそのドレイン電 極およびゲート電極につながるデータラインおよ びゲートラインを買いかつ各薄膜トランジスタの ソース電極の少なくとも画業電極接続部を露出さ せる艳緑膜を形成し、この後、前記基板のトラン ジスタ形成領域を電解液中に浸憶して各薄輪トラ ンジスタのドレイン電極またはゲート電極に前記 . データラインまたはゲートラインを介して通常す る武解エッチング処理を行なって、ソース電極が ドレイン電腦またはゲート電極と短絡している薄 腹トランジスタの前記画楽電框接疑邸を除去し、 この後面米出掘を、その場部を各薄膜トランジス 夕の菌素低風抜続部に重ねて形成することを特徴 とするTPTパネルの製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、アクティブマトリックス型液器表示 業子に使用されるTFTパネルの製造方法に関す るものである。

(従来の技術)

アクティブマトリックス型液晶表示素子に使用 されるTFTパネルは、透明基板面に多数の透明 画業低極を採摘に配列形成するとともに、前記基 板面に各画業電攝とそれぞれ対応させて、各画業 世極をそれぞれ駆動する多数の薄膜 トランジスタ (TFT) を配列形成したもので、各画素電極は それぞれこの画業地極を駆動する薄膜トランジス タのソース電極に接続されており、また各階膜ト ランジスタのドレイン電腦およびゲート電極は、 爾索俄福の列間を通して基板面に形成されたデー

タラインおよびゲートラインにつながっている。 ところで、上記TFTパネルは、1つ1つの 曖 業 他極をそれぞれ得嘆トランジスタで 駆動するも のであるために、その 製造過程においていずれか の 薄膜トランジスタに断線が発生すると、このト ランジスタに接続されている 画素 電極が 駆動でき ない不点灯の電極となってしまうという関節をも

このため、従来から、各画素電優ごとにそれぞれ2個以上の専践トランジスタを配設して、1つの画業電優を複数の薄膜トランジスタで駆動するようにしたTFTパネルが考えられている。

っている。

第4回は、1つの画光電極を2個の薄膜トランジスタで駆動するTFTパネルの回路を示したもので、図中 a は画米電極、Tは薄膜トランジスタであり、この薄膜トランジスタTは各画条電極 a ごとに2個ずつ配設されており、この2個ずつのトランジスタのソース電極Sはそれぞれ同じ画米電 に接続されている。また、DLはデータライン、GLはゲートラインであり、各トランジス

そして、この場合、1つの画業電極に接続されている複数の薄膜トランジスタのうち、 短絡を発生したトランジスタを顕素電極から切離して、この画業電極を他のトランジスタだけで駆動するようにしてやれば、常に駆励状態となる画楽電極を

タTのドレイン電極Dはそれぞれデータライン Dしにつながり、各トランジスタTのゲート 電極 G はそれぞれゲートラインG L につながっていない。 1 つのないにおいては、 1 つのはないでは、 2 個のトランジスタTのうちの一方では緩が発生しても、他のトランジスタTに延緩が発生しても、他のトランジスタTに延緩が発生しても、他のトランジスタTに延緩が発生しても、他のトランジスターには、 1 にないできる。

(発明が解決しようとする準胤)

しかしながら、1つの画素電極を複数の薄膜トランジスタで駆動するようにしたTFTパネルは、 薄膜トランジスタの断線に対しては有効であるが、 1つの画光電極を駆動する2個の薄膜トランジスタアのうちの一方のトランジスタのドレイン。ソ ース電極間またはゲート。ソース電極間に短絡が 発生すると、画光電極がソース電極を介してドレ

なくすことができるが、従来は、波晶表示素子を 烈造した後に実際に液晶表示案子を表示駆動させ てみなければ、薄膜トランジスタの短格により常 に駆動状態となっている画素電優(点灯しっぱな しの画楽)を見つけ出すことができなかったため に、トランジスタの切離しは波晶表示案子の外側 から行なうしかなく、このように波晶表示業子の 外側からトランジスタの切離しを行なうことは技 術的に困難であるから、短格を発生したトランジ スクを画楽電極から切離すことは事実上不可能で あった。また、仮に波晶表示常子の外側からトラ ンジスタの切離しを行なう方法を開発したとして も、液晶表示米子の表示駆動による点灯画楽のチ ェックでは、常に駆動状態となっている画楽電極 が分るだけで、この画業電極に接続されている複 故の薄膜トランジスタのうちのどのトランジスタ が短格しているかは分らないために、短格を発生 したトランジスタだけを選んでこれを画索電極か ら切離すことは不可能であり、したがって従来は、 点灯しっぱなしの画業がある液晶表示素子はその

まま不良品として廃棄処分しなければならないから、液晶表示案子の製造歩留りがかなり低いという問題をもっていた。

[課題を解決するための手段]

本発明のTFTパネルの製造方法は、基板面に各画素銀版の形成位置にそれぞれ対応させて複数個ずつの薄膜トランジスタを形成した後、前記基板面に、各部膜トランジスタとそのドレイン電板およびゲート電極につながるデータラインおよびゲートラインを廻いかつ各薄膜トランジスタのソ

ずに、短絡を発生していないトランジスタ(画索 電極接続部が選解エッチングされずに残っている トランジスタ)だけに接続されることになる返還されば、各画楽電板ごさんに 複数個ずつ配設される薄膜トランジスタのう 電 医間に短絡が発生してい 短路のない できる なだけに 画 業 電極を接続する ことができる。 常に 選動状態となってしまう 画 業 電極のない TF アパネルを得ることができる。

(灾雄例)

以下、本発明の一変越例を、1つの顕素電極を 2個の薄膜トランジスタで駆動するTFTパネル の製造について図面を参照して説明する。

第1図はTFTパネルの製造方法を工程順に示したもので、神験トランジスタは次のようにして 形成される。

まず、第1図(a)に示すように、基板(ガラス基板)1面に、薄膜トランジスタのゲート電極

(作用)

このTFTパネルの製造方法によれば、基板面に形成した各部版トランジスタのうち、ソース電極がドレイン電極またはゲート電極と短格している砂膜トランジスタの調業電極接続部が電解エッチングによって除去されるために、この後に基板面に形成される画業電極は、電解エッチングにより画業電極接続部を除去されたトランジスタには接続されり短衛を生じているトランジスタには接続され

Gと、これにつながるゲートラインCL(第2塁 参照)を形成する。なお、ゲート電極Gは、後工 程で基板1面に形成される各画米環極の形成位置 に対応させて、1つの画業迅猛の形成位置に対し それぞれ2個ずつ形成する。このゲート電極Gと ゲートラインGしは、基板1両にCr. Al等の 金属膜を披着させ、この金属膜をパターニングし て形成する。次に、第1図(り)に示すように、 諸板1面全体にSIN等を被覆させて透明なゲー ト絶録膜2を形成し、このゲート絶録膜2の上に、 各ゲート電極Cとそれぞれ対応させて、iーaー SI 半導体隔3を形成するとともに、その上に n+-a-S1 からなるコンタクト個4を形成す る。この半導体層3とコンタクト層4は、ゲート 絶辞版2の上にi-a-SI 膜とn+-a-Si 膜を連続させて堆積させ、これを一括してパター エングすることにより形成する。次に、第1図 (c) に示すように、コンタクト 届 4 の上に、ソ ース代極Sと、ドレイン電極Dおよびデータライ ンDL (第2関参照) とを形成するとともに、ソ

一ス選媽Sとドレインでは、シャナを完成です。 このソースは、ましておいている。 このソースは、ましてのでは、「ローコンター」がある。 のとき、ソースには、パターニングのようでは、「ロースでは、「ロースでは、「ロースでは、「ロースでは、「ロースでは、「ロースでは、「ロースでは、「ロースでは、「ロースでは、「ロースでは、「ロースでは、「ローニング」が、「ロースでは、」」が、「ロースでは、」」、「ロースでは、」」、「ロースでは、「ロースでは、「ロースでは、「ロースでは、「ロースでは、「ロースでは、「ロースでは、「ロースでは、「ロースでは、」」、「ロースでは、「ロースでは、「ロースでは、「ロースでは、」」、「ロースでは、「ロースでは、「ロースでは、」」、「ロースでは、「ロースでは、「ロースでは、」」、「ロースでは、「ロースでは、」」、「ロースでは、」、「ロースでは、」」、「ロースでは、」」、「ロースでは、」」、「ロースでは、」」、「ロースでは、」」、「ロースでは、」は、「ローないは、」は、「ロースでは、」」、「ロースでは、」」、「ロースでは、」」、「ロースでは、」」、「ロースでは、」、「ロースでは、」、

ところで、上記基板 1 面に形成された薄膜 トランジスタ T は、その全てが正常とは限らず、低 との では、ドレイン のなかかにはゲート 低 G との 間に 短 が 発生 している の 原因 といる。この 短格の 発生原因としては、 種 を D の の の の は が の まな 原因としては、 アース で が に は が の と なる の 原因 を の と な の の と で は 、 アース で が に よ り と なる な に し で は 、 アース で に よ り と なる な に は を フォトエッチング 法 に よ り

この後は、まず、基板1面に形成した全てのデータラインDLの駆動回路接続端子部に、電解エッチング用電源10を接触式のコネクタを介して接続し、基板1のトランジスタ形成領域全体を電解液中に浸漉して、各部膜トランジスタTのドレイン電極DにデータラインDLを介して通電する

そこで、このTFTパネルの製造方法では、次のような工程を設た後に画業電極を形成することにより、短絡が発生している習順トランジスタには画業電極が接続されないようにしている。

すなわち、このTFTパネルの製造方法では、 上記のようにして基板 1 面に薄膜トランジスタT を形成した後、第 1 図 (d) に示すように、基板

쓉解エッチング処理を行なう。なお、このときは、 全てのゲートラインGLの駆動回路接続端子部は 開放させておく。この世解エッチング処理を行な うと、ソース選便Sとドレイン電極Dとが短格し ていない薄膜トランジスタでは、ドレイン電極D からソース出極Sに電波が流れないために、上記 コンタクト孔6内において電解液に抜している画 米電極後疑部Saが電解エッチングされることは なく、したがって、ドレイン、ソース低極D、S 間が短絡していない薄膜トランジスタTの画条燈 極後校部Saは第1図(e-1)に示すようにそ のまま残るが、ドレイン、ソース批准D、S間に **短絡が発生している薄膜トランジスタTでは、そ** のソース電腦Sにドレイン電攝Dから低流が流れ るために、画素低極接続邸Saが電解エッチング され、この画業電極接続部Saが第1図(e~2) に示すように除去される。

次に、全てのゲートラインG L の駆動回路接続 増子郎に世解エッチング用電超 1 O を接触式のコ ネクタを介して接続しくデータラインD L の駆動

なお、上記電解エッチング処理は、ゲート電極 G に通電する処理を先に行ない、ドレイン電極 D に通電する処理を後に行なってもよい。

このようにして短格を発生している薄膜トランジスタTの画景電極接続部Saを除去した後は、 保護絶録膜5の上にITO等の透明導理膜を付替

が薄膜トランジスタTのソース電極Sに接続することはなく、したがって頭素電極 a は、短絡を生じている薄膜トランジスタTに対しては接続されずに、第1図(f - 2)のように切離された状態となる。

第3図は、上記のようにして製造されたTFTパネルの回路を示したもので、図中Tェは短格を発生して観楽電極技練部Saを選解エッチングにより除去された得膜トランジスタであり、画楽電極は、短格を生じた薄膜トランジスタTェには接続されず、短格のない薄膜トランジスタTだけに接続されている。

このように、上記TFTパネルの塑造方法によれば、基板1面に形成した各種腐トランジスタTのうち、ソース電極Sがドレイン選極Dまたはゲート電極Gと短絡している薄膜トランジスタの酸常用極接線部Saが電解エッチングによって除去されるために、この後に基板1面に形成される脳繁電艦aは、電解エッチングにより画業電極接線Saを除去されたトランジスタすなわち短格を

させ、この週明導電膜をパターニングして、第1 図(【-1)および(【-2)に示すように画案 **電腦 a を形成する。この画案電腦 a は、郊 2 図に 筑線で示すように、 2 個の薄膜トランジスタTの** 画業状権接続部Saを薪出させている2つのコン タクト孔6に頭米塩塩aの蟷部を重ねて形成され、 この画紫代梅aは、上記コンタクト孔6内におい て科膜トランジスタTの画素電極接続邸Saに重 なってこの商業電極接続部Saに接続される。そ して、この場合、誹験トランジスタTが短格を生 じていないトランジスタであれば、そのソース低 張Sの西米低極抜統部は上記電解エッチング処理 によってエッチングされずに扱っているから、画 米准版aは、短路を生じていない薄膜トランジス タTに対してはその画米電極接続部 S a に第 1 図 (i-1)のように接続されるが、薄膜トランジ スタTが短格を生じているトランジスタである場 合は、そのソースは極Sの画案は極快統郎が上記 形解エッチング処理によって除去されているため に、画象祖攝aのコンタクト孔6内に入った部分

なお、上記沢施例では、保護総録機ちに穿破するコンタクト孔6を、ソース電極ちの画案電極接続の画を選出させる大きさとしているが、このコンタクト孔6は、ソース電極全体を露出させる大きさに形成してもよく、その場合は、短格を生じたトランジスタのソース電極全体が電解エッチングによって発去される。また、上記実施例では、

薄膜トランジスタTを形成した基板1面にその全 面を狙う保護総経限りを形成して、この保護施設 勝 5 に 各 剤 腫 ト ラ ン ジ ス タ T の 画 素 電 紙 接 捻 怒 Saを献出させるコンタクト孔6を穿散している が、この保護能量膜5は、各薄膜トランジスタT とそのドレイン電極Dおよびゲート電極Gにつな **がるデータラインDLおよびゲートラインGLだ** けを狙うように形成してもよく、その場合は、こ の保護・経験のカランジスタ部分の外形を、ソ 一ス低極Sの画業電極接続部Saを露出させる形 状とすればよい。さらに、上記実施例では、短格 を生じた薄膜トランジスタの画米電極接続部Sa を除去する昭解エッチング処理として、ドレイン 電極日に通電する処理と、ゲート電極日に通電す る処理とを行なうことにより、薄膜トランジスタ の短絡がドレイン、ソース電極D、S間に発生し ている場合も、ゲート,ソース電極G、S間に発 生している場合も、この薄膜トランジスタの画素 電極接続 郎Saを除去するようにしているが、ド レイン、ソース電低D、S間に短格が発生する確

率が非常に低い場合は、上記型解エッチング処理を、デートであるに適常する処理だけとしてもよい。また逆に率が非常に低い場合は、上記を解エッチング処理を、ドレインで低力に適能では、上記を避けとしてもよい。また、上記変施例では、1つの画案では、1つの画案である。とはもちろんである。上記をはいるとはもちろんである。

(発明の効果)

本発明のTFTバネルの製造方法によれば、各 画光世優ごとに複数個ずつ配設される薄解トラン ジスクのうち、ドレイン、ソース世優間またはゲート、ソース世優間に短格が発生している薄膜トラン ランジスタには画光世優を接続せずに、短格のない とができるから、常に駆動状態となってしまう画 出版のないTFTパネルを得ることができる。

4. 図面の簡単な説明

第1図~第3図は本売明の一実施例を示したもので、第1図はTFTパネルの製造工程図、第2図は第1図(d)の平面図、第3図は製造されたTFTパネルの回路図である。第4図は1つの調業電極を2個の薄膜トランジスタで駆動するTFTパネルの回路図である。

1 … 基板、 T … 薄膜トランジスタ、 G … ゲート 電極、 G L … ゲートライン、 2 … ゲート絶程膜、 3 … 半導体層、 4 … コンタクト層、 D … ドレイン 電極、 D L … ドレインライン、 S … ソース電極、 S a … 画素電極接続郎、 5 … 保護絶縁膜、 6 … コンタクト孔、 a … 画素電極。

出版人代理人 弁理士 跨江武彦





